

| MC                  |              |                    |   |
|---------------------|--------------|--------------------|---|
| Adressierungszellen | Register     | $MOV R, R0$ ohne @ | „Arbeitsregister“ R0-R7   |
|                     | direkte      | $MOV P1, R0$       | adressiert int. DS (on-chip-ROM; 00-FF)                                 |
|                     | indirekte    | $MOVX R, @R0$      | Wert des Registers = Adresse (Berechnung zur Laufzeit)                  |
|                     | unmittelbare | $MOV R, #0Ch$      | Operand ist unmittelbar im Befehl codiert                               |
|                     | indirekte    | $MOV R, @R+PC$     | Effektive Adresse = $PKM (Offset) + \text{Baseregister}$ (nur auslesen) |

Ziel/Quelle PS: R+DPR, R+PC, #Festwert ED: MOV @R1, R ID: srcst

Sichern push: SP inkrementieren, auf Stack sichern pop: lesen, SP dekrementieren

Interrupts Polling: (Abfrage) CPU frägt in regelmäßigen Abständen die Peripherie (z.B. Flag) ab

Interrupt: Ereignis, unterbricht momentanen Programmlauf, ruft dem Ereignis zugeordnete routines Programm auf  
 → pro MZ werden die ext. Interrupts einmal abgefragt

Interrupt-Latenz: Zeit, zw. Auftreten der Interruptbedingung → dem Auslösen der ISR; min: 3,25µs (abhängig von Priorität in Bedingung Abfragen (25 P2); Polling Sequenz; Sprung zur ISR; 1. Befehl der ISR (min. 1 Instruktion auszuführen))

A/D Prinzip der Successive-Approximation (Wägenverfahren) [Annäherung von MSB → LSB]

$$U_{LSB} = \frac{U_{ref}}{2^n} = \frac{5V}{2^8} = 19.2mV \quad Z_{max} = 2^n - 1 \quad U_{n,max} = U_{ref} \cdot \frac{U_{n,max}}{U_{n,max+1}} = Z_{max} \cdot U_{LSB}$$

Quantisierungsstufe (Genauigkeit)  $\pm \frac{1}{2} \cdot U_{LSB}$  Umwandlungsergebnis  $\frac{x}{2^n} = \frac{U_n}{U_{ref}}$  Ungeng  $x = \frac{U_n}{U_{ref}} \cdot 2^n$

Hardware: Programme → Daten befinden sich in getrennten Speichern, die über getrennte Adress- & Datenbus angesprochen werden (DSP)

Von Neumann: Programme & Daten werden über einen gemeinsamen Adress- & Datenbus angesprochen → es können entweder Befehle oder Daten geholt werden (Intel 8051)

Timerquellen d.: C/T=0: Intervalltimer; erzeugen von Zeitintervallen (on-chip-Oszillator)

Timer C/T=1: Ereigniszähler (für T0: P3.4, für T1: P3.5) → 1-0-Übergang internen Zähler Faltbacken bei 255

Gate = 1: Timer aktiviert über INT1 (INT0 bei T0)

TR1: ext. Eingang → Timer läuft, wenn = 0

- EA: (Extener Zugriff); Freigabe des ext. PS; EA=1 → intern, EA=0 → extern
- RD (Serial-Parallel), TD (Parallel-Serial-Wandlung) Serialle Schnittstelle
- INT0, INT1 Interrupt-Eingang TO, T1 Zähler eingabe
- RD Lese freigabe WR Schreibfreigabe Ansteuerung d. ext DS (RAM)
- Port 2: Adress (high) Port 0: Adress (low) / Daten Port 1: 3 Timer

16 Adressleitungen, falls ext. Speicher benutzt wird; 8 Datenleitungen, falls ext. Speicher benutzt wird

movx: erkennbar an fehlendem HL E-Signal  
 ALE (Address Latch Enable); Freigabe des Adress zu +schenspeicher  
 PSEN (Programmspeicherfreigabe) = 0: Programmcode wird geholt; Inaktivation des ext PS (ROM)  
 → unterdrückt bei movx-Befehl [2.1] (=1)

UART Universal Asynchron Receiver/Transmitter: Kann gleichzeitig senden & empfangen  
 (Startbit + 8 Datenbits + 1 Stopbit) Baudrate  $f_B = \frac{1}{T_B}$

asynchron: nicht kontinuierliche Wandlung → Synchronisation über Start- & Stopbit

```

Verzögerung
-Schleife0: push 00 ; Inhalt von R0 auf Stack
            mov R0, #delay0 ; Zählwert in R0
-Loop1 :   call Schleife1 ; UP für 50µs
            djnz R0, -Loop1 ; dekrementiere Zählw. bis R0=0
            pop 00 ; Inhalt von R0 vom Stack
            ret ; Ende der Verzögerungsschleife

-Schleife1: mov R2, #delay1 ; Zählwert in R2 laden
-Loop :   djnz R2, -Loop ; dekrementiere Zählw. bis R2=0
            ret ; Ende der Unterschleife

```

```

LCD-Controller
pLCD-Cont equ 0F100h ; Steuerdaten schreiben
pLCD-Data equ 0F101h ; Anzeigedaten schreiben

```

```

LCD-Ausgabe
Positionierung für Ausgabe
mov DPTR, #pLCD-Cont ; DPTR mit Adresse Display-Steuerregister laden
mov A, #80h ; 80h mit 4-1 LCD-Display laden
movx @DPTR, A ; 80h nach Display-Steuerregister
call -Delay-K ; kurze Zeitschleife aufrufen
Ausgabe auf Display
mov DPTR, #pLCD-Data ; Datenpointer mit LCD-Daten-Adresse laden
call -Delay-K
mov A, # 'H' ; Zeichen 'H'
movx @DPTR, A ; Zeichen auf Display schreiben
call -Delay-K

```

```

String:
dB "Text" ; Text
dB 00h ; Endkennung

Stringausgabe
mov A, # 80h
call -Set_Pos
mov DPTR, #String
call -LCD_Out

```

```

LCD_Out:
push 01h
mov R1, # pLCD-L ; Low-Byte Datenpointer in R1
mov R2, # pLCD-H ; High-Byte Datenpointer laden
Label:
clr A ; Offset = 0
movc A, @R1 + DPTR ; Zeichen von String laden
inc DPTR ; auf nächstes Zeichen setzen
jz -Fertig ; bis Endkennung (00h)
movx @R2, A ; 80h-Ausgabe auf Display
call -Delay-K
jmp -Label
pop 01h
ret

```

```

LCD-Ausgabe
setb EA ; Interrupts global freigeben
setb EFD0 ; FD Interrupt freischalten

mov FDCCON1, #60h ; Zeitverhalten des FD-Wandlers ; CLK = 1/4 CPU
mov FDCCON2, #00h ; Kanal 0 als Busdli auswählen

clr ADFlag ; Ausgabeflag löschen
setb SCONV ; FD-Wandlung starten

mov pKanal-H, FDCDITHH ; oberer Wert der Wandlung abholen
mov pKanal-L, FDCDITHL
setb ADFlag ; Ausgabe flag setzen

```

Maschinenzyklusfrequenz  $f = \frac{1}{T} \text{ fosc}$       Pulsbreite  $= \frac{12}{f_{osc}}$        $f_{osc} = \frac{1}{T} \text{ fosc}$

Daten vom ext. DS, Adresse 0x0000h → ACC:    mov DPTR, #00h    movx A, @DPTR

IO-Priorität erhöhen:    setb PTD    mov IP, #02h

Relative-, Absolute-Adressierung, Absolute mit langer Adresse

Verzögerungszeit:  $(7 + 2 \cdot \text{delay}_1) \cdot \text{delay}_0 + 7$

-Loop  
-Loop1